Năng lực chính
Phạm vi công việc
2.full chip level simulation & verification
3.working with layout and CAD team
Nhân tài lý tưởng
以下符合幾項即可:
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
Điều kiện khác
Khoa:Vật lý,Kỹ thuật Vật liệu,Điện cơ
Số năm:3 năm kinh nghiệm làm việc
Công tác xa:Không công tác xa xuất ngoại
Phúc lợi